```
DIALOG(R) File 351: DERWENT WPI
(c) 1997 Derwent Info Ltd. All rts. reserv.
009402297
```

Image available WPI Accession No: 93-095807 XRAM Accession No: C93-042304

XRPX Accession No: N93-073233

Semiconductor thin film prodn. - involves heat treating gas ion-implanted

Patent Assignee: COMMISSARIAT ENERGIE ATOMIQUE (COMS)

Inventor: BRUEL M

Number of Countries: 008 Number of Patents: 004

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week A1 19930324 EP 92402520 A 19920915 H01L-021/265 EP 533551 199312 B FR 2681472 Al 19930319 FR 9111491 19910918 H01L-021/265 JP 5211128 A 19930820 JP 92246594 A 19920916 H01L-021/205 US 5374564 A 19941220 US 92945001 A 19920915 H01L-021/265 Α 199320 199338 199505

Priority Applications (No Kind Date): FR 9111491 A 19910918 Cited Patents: 2. journal ref.; GB 2211991; US 5034343

Patent Details:

Kind Lan Pg Filing Notes Patent Application Patent

EP 533551

Designated States (Regional): BE DE FR GB IT NL

FR 2681472 A1 17

JP 5211128 A 6

US 5374564 A

Abstract (Basic): EP 533551 A

A semiconductor thin film prodn. process involves processing a semiconductor wafer have a planar face, the plane of which is either (i) parallel to a main crystallographic plane when the semicondcutor material is monocrystalline or (ii) slightly incides for all the grains when the material is polycrystalline.

The process involves (a) implantation by ion bombardment of the wafer face to create, at a depth close to the aberafe ion penetration depth, a layer (3) of gas micro-bubbles to delimit a lower region (6) forming the bulk of the substrate (1) and an upper region (5) forming the thin film, the ions being hydrogen or noble gas ions and the wafer temp. being maintained below that at which the resulting gas can escape from the semiconductor by diffusion; (b) intimate contact of the planar wafer face with one or more counter-stressing layers (7) of rigid material; and (c) heat treatment at above the ion bombardment temp. so that crystalline rearrangement within the wafer (1) and pressure within the micro-bubbles cause sepn. between the thin film (5) and the bulk of the substrate (6).

USE/ADVANTAGE - The process is esp. useful for prodn. of single crystal semiconductor thin films, used for SOI substrates, self-supporting silicon (carbide) membranes for x-ray lithographic masks, sensors, solar cells and mfr. of ICs with multiple active layers. It allows prodn. of a film with controlled and uniform thickness without the need for different substrate and thin film materials, high implantation dosages and etch-stops.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-211128

(43)公開日 平成5年(1993)8月20日


(51)Int.CL*	織別記号	庁内整理番号	, F I			技術表示箇所
H01L 21/205		7454—4M				
21/265						
21/027						
		8617—4M	HOIL	21/265	w	
		7352-4M		21/ 30	331 M	
			審査請求 未請求	京 請求項の数	女9(全 6 頁)	最終頁に続く
(21)出願番号	特顯平4-246594		(71)出願人	(71)出願人 592100120		
			-	コミサリヤ・	・ア・レネルジ	・アトミク
(22)出顧日	平成4年(1992)9月16日			フランス国、	75015・パリ、	リユ・ドウ・
					ラシオン、31/3	
31)優先権主張番号 91 11491			(72)発明者 ミシエル・ブリユエル			
(32)優先日	先日 1991年 9 月18日			フランス国、38113・ブレー、ブレベ		
(33)優先權主張国	フランス (FR)			ル・ニュメロ		() (
			(7A)4P#IA		コ・3 コ - 義雄 (外:	0.41
			「「「「「「」「「」「「」「」「「」「」「「」「」「「」「」「」「」「」「」	开座工 川口	」 観虹 (か)	2名)

(54)【発明の名称】 薄い半導体材料フィルムの製造方法

(57)【要約】

【目的】 単結晶質フィルムの製造に適用可能な薄い半 導体材料フィルムの製造方法を提供する。

【構成】 薄い単結晶質又は多結晶質半導体材料フィルムの製造方法は、平面を有する半導体材料ウェーハを、以下の3つの段階:基板のバルクを構成する下方区域6と薄いフィルムを構成する上方区域5とを前記ウェーハの容積部内に限定する微小気泡の層3を前記ウェーハの容積部に生じる、イオンにより行われる前記ウェーハ1の面4へのボンバード2による注入の第1段階と、前記ウェーハの平面4を、少なくとも1つの剛性材料層からなる補剛材7と密着させる第2段階と、イオンボンバード2が実施される温度よりも高く、且つウェーハ1中の結晶再配列作用及び微小気泡内の量力作用により薄いフィルム5と基板6のバックとを分離させるのに十分な温度で前記ウェーハ1と前記補剛材7とのアセンブリを熱処理する第3段階とに付すことを包含することを特徴とする。



【特許請求の範囲】

【請求項1】 薄い半導体材料フィルムの製造方法であって、半導体材料が完全に単結晶質の場合にはその面が主要結晶面と実質的に平行であり、材料が多結晶質の場合にはその面が全ての粒子に対して同一指数の主要結晶面に対して僅かに傾斜している半導体材料ウェーハを、以下の3つの段階:基板のバルクを構成する下方区域と薄いフィルムを構成する上方区域とを前記ウェーハの容積部内に限定する微小気泡の層をイオンの平均進入深さに近い深さの前記ウェーハの容積部に生じる、イオンにより行われる前記ウェーハの面へのボンバードによる注入の第1段階であって、イオンは水素ガスイオン又は稀ガスイオンの中から選択され、注入中のウェーハ温度は、注入イオンにより発生されたガスが拡散により半導体から放出し得る温度よりも低く維持されている第1段階と、

前記ウェーハの平面を、少なくとも1つの剛性材料層からなる補剛材と密着させる第2段階と、

イオンボンバードが実施される温度よりも高く、且つこの段階中に前記補剛材と前記ウェーハの平面とは密着させたままで、ウェーハ中の結晶の再配列作用及び微小気泡内の圧力作用により薄いフィルムと基板のバルクとを分離させるのに適した温度で前記ウェーハと前記補剛材とのアセンブリを熱処理する第3段階とで処理することを特徴とする方法。

【請求項2】 半導体材料内へのイオンの注入段階が、イオンによって横断され得るような種類及び厚さの1つ以上の材料層を通じて実施されることを特徴とする請求項1に記載の薄いフィルムの製造方法。

【請求項3】 半導体がIV族の共有結合を有すること 30を特徴とする請求項1に記載の薄いフィルムの製造方法。

【請求項4】 半導体がシリコンであり、注入イオンが水素ガスイオンであり、注入ガスの温度が20~450℃であり、且つ第3の熱処理段階の温度が500℃を超えることを特徴とする請求項1から3のいずれか一項に記載の薄いフィルムの製造方法。

【請求項5】 注入が封入高温酸化シリコン層を通じて 実施され、且つ補剛材が少なくとも1つの酸化シリコン 層によって被覆されたシリコンウェーハであることを特 40 徴とする請求項2に記載の薄いフィルムの製造方法。

【請求項6】 前記ウェーハの平面を補剛材と密着させる第2段階が、静電圧力を加えることにより実施されることを特徴とする請求項1に記載の薄いフィルムの製造方法。

【請求項7】 補剛材が、蒸発、プラズマ若しくは光子により任意に支援される化学蒸着、又はアトマイゼーションからなる群の中から選択された1つ以上の方法によって付着されることを特徴とする請求項1に記載の薄いフィルムの製造方法。

【請求項8】 補剛材が接着性物質によって前記ウェーハに結合されることを特徴とする請求項1に記載の薄いフィルムの製造方法。

【請求項9】 補剛材が原子間結合を促進する処理によってウェーハに付着させられることを特徴とする請求項1に記載の薄いフィルムの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄い半導体材料フィル 10 ム、好ましくは単結晶質フィルムの製造に適用可能な製 造方法に関する。

[0002]

【従来の技術】単結晶質半導体フィルムの製造には種々の方法があるが、多結晶質材料フィルム又は非晶質材料フィルムの製造が比較的簡単である一方で、単結晶質フィルムの製造が遥かに困難なために、これらの方法の実施がしばしば複雑で、費用がかかることは知られている。

【0003】単結晶質フィルムの製造に使用されている 方法の中には、いわゆる"絶縁体上シリコン"基板の製造に使用されている方法がある。この方法の目的は、フィルムから電気的に絶縁された基板上に位置する単結晶質シリコンフィルムを製造することである。

【0004】結晶成長ヘテロエピタキシ法により、格子パラメータがシリコンのパラメータに近い他の型の単結晶質基板、例えばサファイア基板(Al2O3)又はフッ化カルシウム基板(CaF2)上に例えば薄いフィルムのシリコン結晶を成長させることができる。(参考文献5を参照)。

50 【0005】SIMOX法(この名称は文献で使用されている)は、基板のバルクから単結晶質シリコンフィルムを分離する酸化シリコン層をシリコン容積部内に設けるために、シリコン基板内への酸素線量の多いイオンの注入を使用している。(参考文献1参照)。

【0006】他の方法は、化学的又はメカノケミカル的摩耗によるウェーハの薄片化(thinning)の原理を使用している。このカテゴリーで最も成功をおさめた方法は更にエッチストップの原理を使用している。この方法では、必要な厚さが達せられるとすぐにウェーハの薄片化を停止させることができ、このようにしてリーな厚さを確保することができる。この方法は例えば、製造が所望されているフィルムの厚さ全体にわたりn型を板へのp型ドーピングを施し、次いでn型シリコンには不活性な化学浴で基板を化学腐食させることからなる(参考文献2及び3を参照)。【0007】単結晶質半導体フィルムの主要用途は、X線リソグラフィマスク、センサ、太陽電池及び複数の活性層を有する集積回路の製造のための絶縁体上シリコン膜である。自立シリコン膜又は自立炭化シリコン膜である。

【0008】薄い単結晶質フィルムの種々の製造方法

は、製造手順に関して欠点がある。

【0009】 ヘテロエピタキシ法は基板の種類によって 制限される。基板の格子パラメータは半導体のパラメー タと精密には同一ではないので、フィルムは多数の結晶 上の欠陥を有する。更には、これらの基板は高価で、脆 く、且つ限定された寸法でのみ存在している。

【0010】SIMOX法は、非常に線量の多いイオン 注入を必要とし、この注入は非常に重く且つ複雑な注入 機械を要する。このような機械の出力は制限され、出力 を著しく増すことは困難であろう。

【0011】薄片化法は、エッチストップの原理を使用する場合を除いて、均質性及び品質の観点から競合的ではない。不運なことに、このエッチストップの導入により方法は複雑になり、場合によってはフィルムの使用が制限され得る。

【0012】従って、エッチストップが n型基板へのp型ドーピングによって実施されるならば、フィルム内で製造される任意の電子デバイスはフィルムのp型特性に適合させねばならない。

[0013]

【発明が解決しようとする課題】本発明は、選択される 半導体とは種類の異なった初期基板も、非常に多い注入 線量も、エッチストップをも必要とせずに前述した欠点 を克服し得、且つ更に均質で調整された厚さを有するフィルムの製造を可能とする薄い半導体材料フィルムの製造方法に関する。

[0014]

【課題を解決するための手段】この薄いフィルムの製造 方法は、半導体材料が完全に単結晶質の場合にはその面 が主要結晶面と実質的に平行であり、材料が多結晶質の 30 場合にはその面が全ての粒子に対して同一指数の主要結 晶面に対して僅かに傾斜している半導体材料ウェーハ を、以下の3つの段階:基板のバルクを構成する下方区 域6と薄いフィルムを構成する上方区域5とを前記ウェ ーハの容積部内に限定する微小気泡の層3をイオンの平 均進入深さに近い深さの前記ウェーハの容積部に生じ る、イオンにより行われる前記ウェーハ1の面4へのボ ンバード2による注入の第1段階であって、イオンは水 素ガスイオン又は稀ガスイオンの中から選択され、注入 中のウェーハ温度は、注入イオンにより発生されたガス が拡散により半導体から放出し得る温度より低く維持さ れている第1段階と、前記ウェーハの平面4を、少なく とも1つの剛性材料層からなる補剛材7と密着させる第 2段階と、イオンボンバード2が実施される温度よりも 高く、且つこの段階中に前記補剛材と前記ウェーハの平 面とは密着させたままで、ウェーハ1中の結晶の再配列 作用及び微小気泡内の圧力作用により薄いフィルム5と 基板6のバルクとを分離させるのに適した温度で前記ウ ェーハ1と前記補剛材7とのアセンブリを熱処理する第 3段階とで処理することを包含することを特徴とする。

【0015】従って、本発明は、格子を構成する全ての 粒子が半導体面に実質的に平行な主要結晶面(該面は全 ての半導体社子に対して同一指数、例えば(1,0,

0)を有する)を有するならば、多結晶質半導体材料にも適用される。半導体材料に関しては、ZMRSOI(ZMR=帯-溶融-再結晶化)が挙げられ得る(参考文献4を参照)。注入段階という用語は、1回の注入段階と、異なる線量及び/又は異なるエネルギ及び/又は異なるイオンでの注入の連続とを意味する。

10 【0016】本発明方法の変形例として、1つ以上の材料層を通じて半導体材料内へのイオン注入を実施するのが有利であり得る。該 "封入(encapsulating)"層は、イオンがこの材料層を貫通して、半導体に進入するように選択される。例えば封入層は、より薄い膜を製造するために半導体内へのイオンの進入を保護を製造する手段としても、考えられ得る汚染から半導体を保護を高手段としても、又は半導体面の物理化学的状態を調整する手段としても使用され得る。ウェーハを構成する基板がシリコンから製造されるときには、高温酸化シリコンからなり且つ厚さが例えば25~500nmの封入層を選択することが有利であり得る。これらの封入層は注入段階後に保持され得るか又は除去され得る。

【0017】本発明では、イオン注入が実施されるウェーハの温度は作業中常に調整され、その結果温度は、注入イオンによって発生されたガスが急速に拡散し且つ半導体から放出する臨界温度よりも低く維持される。例えば該臨界温度はシリコンへの水素注入の場合で約500℃である。この温度を超えると、微小気泡が形成されないために、この方法は効果がなくなる。シリコンの場合には、20~450℃の注入温度が好ましい。

【0018】ウェーハー補剛材アセンブリの熱処理とい う第3段階中には、イオン注入によって発生された無秩 序に続いての結晶の再配列が生じる。共に第3段階の熱 処理によって生じる結晶の再配列とマクロな気泡を生じ る気泡の凝集とによってフィルムと基板とが分離され る。これらの気泡内の気体圧力の作用下では、半導体面 は高い応力を受ける。表面変形及び形成されたマクロ気 泡に相当する火ぶくれ状態の生成を避けることが所望さ れるならば、これらの応力を補償することが重要であ る。従って、火ぶくれ状態は、マクロな気泡がその最終 成長段階に達して互いに凝集する前に、小さく粉々にな り得る。従って、連続する半導体フィルムの製造が所望 されるならば、熱処理段階中に生じる応力を補償するこ とが必要である。本発明に基づけば、この補償は半導体 ウェーハ面と補剛材とを密着させることによって行われ る。補剛材の機能は、ウェーハ面との接触及びその機械 特性により、マクロな気泡によって発生された応力が補 償されることである。従って、半導体フィルムは最終的 に壁開するまで、熱処理段階中常に平坦且つ損なわれな

50 いままであり得る。

【0019】本発明の基づけば、補剛材の製造方法の選 択及び補剛材の種類はフィルムについて考えられる各適 用によって決まる。例えば意図される用途が絶縁体上シ リコン基板の製造ならば、補剛材は、酸化物層又は窒化 物層のような少なくとも1つの誘電層によって被覆され たシリコンウェーハからなることが有利であり得る。補 剛材の酸化物は、それからフィルムが製造されるべきウ ェーハと密着されており、ウェーハは例えば酸化シリコ ン封入層を任意に有している。

【0020】補剛材について選択された厚さが適当であ 10 れば、即ち数マイクロメータ~数十マイクロメータなら ば、補剛材は蒸発、アトマイゼーション、プラズマ又は 光子によって任意に支援され得る化学蒸着のような方法 によってウェーハに結合され得るか又はウェーハ上に製 造され得る。

【0021】密着という用語は、例えば静電圧力及び/ 又は付着接触によって補剛材をウェーハ上に押圧するこ とによって得られる接触を意味する。

【0022】従って、本発明の補剛材は更に、補剛材及 びウェーハ両方に接着性物質を使用して、又は接着性物 20 質の使用が所望されない場合には補剛材と半導体ウェー ハとの原子間結合を助けるために、結合されるべき表面 の少なくとも1つを先に製造し且つ任意に圧力の選択を 伴う熱処理及び/又は静電処理を実施することにより半 **導体ウェーハに結合され得る。補剛材は静電圧力によっ** てもウェーハに付着され得る。

【0023】自立膜の製造に関する適用については、補 剛材をフィルムから簡単且つ選択的に分離することがで きるように補剛材の種類を選択することが適切である。 参考までに、単結晶質シリコン膜を製造するには、例え 30 ム (薄いフィルム)と、基板のバックとの融合を加熱に ば酸化シリコン補剛材を選択することが可能であり、こ の補剛材はそれから、プロセスの第3の熱処理段階の後 にフッ化水素酸浴中で除去される。

【0024】本発明方法の特徴として、第2段階及び第 3段階での作業温度の選択は以下の要件に適合せねばな らない。ウェーハ上に補剛材を設置するには、第3段階 の処理を開始させ得る温度を適用してはならない。この ために本発明に基づけば、第3段階の熱処理の温度より も低い温度でプロセスの第2段階を実施することが必要 である。本発明ではこの熱処理は、結晶再配列と気泡の 凝集とが効果的に生じる温度で実施されねばならない。 例えばシリコンの場合、結晶再配列と気泡の凝集とが適 切な動力学で生じ得るには約500℃を超える温度が必 要である。

【0025】本発明方法を実施するに当たって、ボンバ ードによる注入に使用されるイオンは通常H・イオンで あるが、この選択は限定的であるとみなすべきではな *

H'イオンのエネルギ(keV)

フィルムの厚さ(μm)

10 50 100 150 200 500 1000 0.1 0.5 0.9 1.2 1.6 4.7 13.5

6

* い。従って本方法の原理は、分子水素イオン又はヘリウ ム、ネオン、クリプトン及びキセノンのような稀ガスの イオンを単独で若しくは組み合わせて使用して適用され 得る。本発明方法を工業的に適用するには、IV族半導 体が好ましく、例えばシリコン、ゲルマニウム、炭化シ リコン及びシリコンーゲルマニウム合金の使用が可能で ある。

[0026]

【実施例】添付図面を参照して本発明の非制限的実施例 を更に詳細に説明する。

【0027】これから添付図面を参照して説明する実施 例は、H*イオン注入による単結晶質シリコンウェーハ 内での薄いフィルムの製造に関する。

【0028】その表面が主要結晶面、例えば(1,0, 0)面に相当する単結晶質シリコンウェーハに150k e VでH*イオン (プロトン) を注入すると、注入線量 が少ない(<1016 c m-2)場合には、図1に示すよう に深さRpで最大濃度を有する深さPに対する水素濃度 プロフィールCが得られる。シリコン内へのプロトン注 入の場合には、Rpは約1.25マイクロメータであ

【0029】約10¹⁶cm⁻²の線量では、注入水素原子 は気泡を形成し始め、これらの気泡は表面に平行な面の 付近に配分されている。表面の面は主要結晶面に相当 し、また結果的に劈開面となる微小気泡面についても同 様である。

【0030】1016cm-2を超える(例えば5・1016~ c m-2) 注入線量では、シリコンを2つの部分に劈開さ せる気泡と、厚さが1.2マイクロメータの上方フィル より開始させることが可能である。

【0031】水素注入は有利な例である。何故ならば、 シリコン中でのイオンの制動プロセスは事実上イオン化 (電子制動) だからである。原子移動による原子核型制 動は飛程の最後にのみ生じる。それ故シリコンの表面層 では非常に僅かな欠陥だけが生じ、限定された厚さにわ たり、気泡が深さRp(最大濃度の深さ)の付近に集中 されている。これにより、穏当な注入線量(5・1016 c m-2) で方法の必要な効率、及び表面層の分離後には 粗度の限定された表面を得ることが可能となる。

【0032】本発明方法を使用すると、注入エネルギを 選択することにより広い厚さ範囲内で薄いフィルムの厚 さを選択することが可能となる。この特性は、注入イオ ンの原子番号zが小さいだけに一層重要である。例えば 以下の表は、H'イオン(z=1)の異なる注入エネル ギに対して得られ得るフィルムの厚さを示している。 [0033]

図2は封入層10で任意に被覆された半導体ウェーハ1※50※を示し、該層は、主要結晶面に平行な平面4を通しての

H・イオンのイオンボンバード2を受けている。面4に 平行に微小気泡層3を認めることができる。層3及び面 4は薄いフィルム5を限定している。半導体基板6の他 の部分は、基板のバルクを構成している。

【0034】図3は、半導体ウェーハ1の面4と密着さ れた補剛材7を示している。本発明の有利な実施例で は、材料へのイオン注入は高温酸化シリコン封入層10 を通じて行われ、補剛材7は少なくとも1つの誘電層に よって被覆されたシリコンウェーハからなっている。

【0035】他の実施例は、半導体材料に補剛材を固定 10 987. するために静電圧力を使用している。この場合、例えば 5000A厚さの酸化シリコン層を有するシリコン補剛 材が選択される。ウェーハの平面は補剛材の酸化物と接 触させられ、ウェーハと補剛材との間には数十ポルトの 電位差が適用される。ここで得られる圧力は数105~ 106パスカルである。

【0036】図4は、基板6のバルクから空間8によっ て離隔された、補剛材7に結合されたフィルム5を示し ている。

【0037】本明細書は以下の資料を参照している。 [0038] (1) SIMOX SOI for In

tegrated CircuitFabricati on by Hon Wai Lam, IEEE C ircuits and Devices Magaz ine, July 1987.

(2) Silicon on Insulator W afer Bonding, Wafer Thinn ing, Technological Evalua tions by Haisma, Spiering s, Biermann et Pals, Japa 30 1 ウェーハ nese Journal of Applied P hysics, vol. 28, no. 8, Augus t 1989.

(3) Bonding of silicon waf ers for silicon on insula tor by Maszara, Goetz, Cavi glia and McKitterick, rnal ofApplied Physic 64 (10)15 November 1988.

(4) Zone melting recrystal lization silicon on insul ator technology by BorYeu Tsaur, IEEE Circuits and Devices Magazine, July 1

(5) 1986 IEEE SOS/SOI Tech nology Workshop, Septembe r 30-October 2, 1986, Sout h Seas plantation resort and yacht Harbour, Captiv a Island, Florida.

【図面の簡単な説明】

【図1】進入深さに対する水素イオンの濃度プロフィー ルを示すグラフである。

【図2】H・イオンのボンバードにさらされ且つ注入粒 了によって生じた微小気泡層が内部に出現した、単結晶 質フィルム源として本発明で使用される単結晶質半導体 ウェーハの断面図である。


【図3】補剛材で被覆された図2の半導体ウェーハを示 す図である。

【図4】熱処理段階後にフィルムと基板バルクとの間に 劈開が生じたときの、図3の半導体ウェーハと補剛材と のアセンブリを示す図である。

【符号の説明】

- - 4 平面
 - フィルム
 - 基板
 - 7 補剛材

【図1】



【図2】





FIG. 2



フロントページの続き

(51) Int. Cl. 5 H O 1 L 27/12 **識別記号 庁内整理番号** E 8728-4M

FΙ

技術表示箇所

31/04

7376-4M

HO1L 31/04

X